Versuchsprotokoll

Wintersemester 93/94

Marcus Müller, Frank Pilhofer

Donnerstag, 06. Januar 1994

Elektronik - Praktikum / Digital - Teil

Gatter in Diodenlogik und Dioden-Transistor-Logik

Übung 3

Inhaltsverzeichnis

Einleitung 2

Grundlagen 2

- Analoge Digitalschaltungen 2
- Positive Logik, Negative Logik 2
- Fan-Out 2
- Schaltzeiten 3
- AND-Gatter in Diodenlogik 3
- NAND in Dioden-Transistor-Logik 5

Versuchsdurchführungen 6

- Diodenlogik 6
- Dioden-Transistor-Logik 7

Einleitung

In diesem Versuch werden zwei grundlegende Schaltungen der Digitaltechnik behandelt; dabei werden zwei Bauarten von Digitalschaltungen abgedeckt, die Diodenlogik und die Transistorlogik.

Grundlagen

Analoge Digitalschaltungen

Alle Schaltungen der Digitalelektronik beruhen im Prinzip auf analogen Bauelementen, von denen die wichtigsten zweifelsfrei der Transistor und seine Verwandten sind. Den auftretenden analogen Größen (normalerweise der Spannung) können Wertebereiche zugewiesen werden, in denen ein Signal als '1' (High) bzw. '0' (Low) bezeichnet wird. Die allgemeinste Definition ist, daß High näher am Wert $+\infty$ liegt als Low. In der Praxis liegt Low immer in der Gegend um 0V, High meistens bei ca. +5V. Schwierigkeiten treten auf, wenn die definierten Wertebereiche nicht aneinander grenzen, denn ein undefinierter Wert paßt nicht in das digitale 0/1-Schema. Andererseits ist ein solcher undefinierter Bereich auch gewünscht und dient zur Quantifizierung des zuverlässigen Bereichs einer Schaltung.

Positive Logik, Negative Logik

Der Unterschied zwischen positiver und negativer Logik ist eine reine Definitionssache. Ausgehend von den Potentialen für High und Low kann auf der einen Seite (in positiver Logik) die '1' dem High und die '0' dem Low zugeordnet werden. Andererseits kann das ganze auch andersherum verstanden werden; versteht man unter '0' das höhere und unter '1' das niedrigere Potential, so spricht man von negativer Logik. Soweit nicht anders angegeben, wollen wir im folgenden immer die positive Logik betrachten, die intuitiv einleuchtender ist. Es ist jedoch darauf zu achten, daß gleiche Gatter in beiden Modellen unterschiedliche Funktionen ausüben können.

Fan-Out

Im Laufe der Versuche soll auch der Fan-Out (auf gut Deutsch: Ausgangslastfaktor) einer Schaltung ermittelt werden. Als Fan-Out bezeichnet man die Zahl der Schaltwerke, die man an den Ausgang eines vorgelagerten Schaltwerkes anschließen kann, ohne daß die Ausgangsimpulse so schwach werden, daß sie die nachgelagerten Schaltwerke nicht mehr ansprechen können. Dies rührt daher, daß nie nachgelagerten Schaltwerke Strom aus dem jeweiligen Gatter entnehmen (oder zuführen) und dadurch die Potentialwerte verfälschen.

Schaltzeiten



Grafik 1 - Gatterlaufzeit

Die analogen Schaltelemente benötigen immer eine bestimmte Zeit, um bei einer Veränderung ihren Zielzustand einzunehmen. Anders gesagt dauert es ebenfalls Zeit, bis das Gatter reagiert. Noch anders gesagt besitzt jedes Gatter eine bestimmte *Gatterlaufzeit*. Diese ist definiert als die Zeit, die zwischen der halben Änderung des Eingangssignals und der halben Änderung des Ausgangssignals vergeht (siehe Grafik 1). Dabei können die Werte für ansteigende und abfallende Flanken getrennt betrachtet werden, andererseits kann als Gatterlaufzeit auch der arithmetische Mittelwert beider Größen verwendet werden. Ein wenig detaillierter wird das zeitlicher Verhalten über die *Schaltzeiten* des Gatters dargestellt. Hier wird zwischen vier zeitlichen Werten unterschieden, deren Definition in Grafik 2 verdeutlicht wird.



Grafik 2 - Schaltzeiten

Hier wird die Änderung eines Zustandes dadurch ausgedrückt, daß der Ausgang 90% seines Zielwertes erreicht hat. Zur Vereinfachung wird allerdings von einem idealen Rechtecksignal als Eingang ausgegangen. Nach der Änderung des Eingangs benötigt die Schaltung erst ein wenig Zeit, in der sich am Ausgang nur wenig ändert (Abfall auf 90%; Verzögerungszeit; Speicherzeit). Die Zeit, die das Signal im undefinierten Zustand zwischen 90% und 10% verweilt, wird mit Anstiegszeit bzw. Fallzeit bezeichnet.

AND-Gatter[1] in Diodenlogik

Die Diodenlogik verwendet für ihre Schaltungen nur lineare Bauelemente wie Widerstände und die, daher der Name, Diode. Eine recht einfach aufzubauende Schaltung ist das AND-Gatter, welches die logische Funktion eines "Und" ausführt. Nebenstehend (Grafik 3) ist die Schaltung aufgezeichnet. Unten im Bild befindet sich die Masse, gegen die alle Spannungen gemessen werden. Oben ist der Anschluß für die Versorgungsspannung (die üblichen +5V).



Grafik 3 - AND in Diodenlogik

[1] In negativer Logik stellt die Schaltung ein OR dar.

Auf der linken Seite finden sich die beiden Eingänge der Schaltung A und B, rechts der Ausgang X. Im Ruhezustand sind beide Eingänge auf Masse gelegt. In diesem Fall sind beide Dioden geöffnet, ein Strom fließt von der Spannungsversorgung über den Widerstand und die Dioden ab. Da bei komplett geöffneten Dioden immer die Knickspannung (0,6V bei Siliziumdioden) abfällt und diese gegen Masse liegen, liegt an X der Spannungswert 0,6V an. Ein solcher Wert stellt die 0 an X dar.

Auch wenn an einen Eingang ein High (>4,4V) gelegt wird, ändert sich nicht viel. Zwar sperrt die eine Diode, dennoch bleibt die andere geöffnet. Der Spannungsabfall an der jeweils anderen Diode wird sich erhöhen (durch sie muß jetzt mehr Strom fließen), doch wegen des exponentiellen Kurvenverlaufs der Kennlinie ist die Änderung vernachlässigbar klein.

A	B	X
0	0	0
0	1	0
1	0	0
1	1	1

Wird jedoch an beide Eingänge eine '1' gelegt, so sind beide Dioden geschlossen. Durch sie fließt nun kein Strom mehr. Da in diesem Zustand ebensowenig Strom durch den Widerstand fließt, fällt über ihn auch keine Spannung mehr ab, so daß X auf dem Potential +5V, unserer logischen '1' liegt. Die digitale Wahrheitstabelle steht nebenan.

Bei der Verschaltung solcher Gatter müssen natürlich noch ein paar Aspekte mehr in Betracht gezogen werden. Wie bereits gesehen muß das High-Potential nach unten durch 4,4V beschränkt werden. Damit auch in diesem Fall die Dioden noch bei einer '0' am Eingang zuverlässig schließen können, darf das Low-Potential nicht über 3,6V oder sicherheitshalber 3V ansteigen. Auch beruhen die Spannungswerte darauf, wieviel Strom am Ausgang entnommen wird. Soll mit einem '1'-Pegel z.B. noch ein Verbraucher betrieben werden, so darf dies bei der Dimensionierung der Schaltung nicht vernachlässigt werden.

Ein großer Nachteil der Diodenlogik zeigt sich beim Hintereinanderschalten mehrerer Gatter. Während sich an den Ausgangspotentialen High nichts ändert, steigt bei zunehmender Verkettung der Low-Pegel schnell an, da in jedem Gatter stets 0,6V über die Dioden abfallen. Am Ausgang des 2. Gatters lägen 1,2V als Low an, und bereits am 5. Gatter hätten wir nur noch einen Ausgang von 3V, was wir als obere Grenze für den Low-Pegel angesetzt haben.

Es zeigen sich schnell die Begrenzungen der Diodenlogik.

NAND in Dioden-Transistor-Logik



Grafik 4 - NAND in Dioden-Transistor-Logik

Die Dioden-Transistor-Logik erweitert die bisherige Diodenlogik um ein weiteres nichtlineares Bauelement der analogen Elektronikwelt, den, wie sollte es auch anders sein, Transistor. Die Schaltung des bei der Diodenlogik verwendeten Gatters wird einfach weiterverwendet, indem mit dem ehemaligen Ausgang X ein Transistor (an der Basis) angesteuert wird. Die sich ergebende Schaltung ist nebenstehend aufgezeichnet. Die Diode D_3 kann auch durch einen (gestrichelt eingezeichneten) Widerstand ersetzt werden, hat jedoch durchaus ihre Berechtigung. Liegt an beiden Eingängen eine '1', so sind beide Dioden geschlossen. Andererseits öffnet jedoch D_3 und Strom fließt über R_2. Das Potential an der Basis des Transistors steigt auf weit über 0,6V (der Widerstand R_2 ist gegenüber R_1 vergleichsweise groß gewählt), so daß dieser öffnet und übersteuert. Das Potential an X sinkt in diesem Fall auf die Sättigungsspannung $U_{CE,sat}$ des Transistors ab, welche für unsere Verhältnisse recht nah an Masse liegt (in der Größenordnung 0,2V).

Liegt an beiden Eingängen oder auch nur an einem Eingang eine '0' (d.h. idealerweise Masse), so ist zumindest eine Diode geöffnet, über die Strom fließen kann. Der ehemalige Ausgang der Diodenschaltung liegt auf ungefähr 0,6V. An dieser Stelle zeigt sich der Einfluß der zusätzlich eingebauten Diode D_3. Ist sie eingebaut, so liegt die Diode ungefähr gegen Masse und ist gerade am Knickpunkt. Es kann nur sehr wenig Strom fließen, so daß das Basispotential des Transistors bei 0 bleibt.

Wird die Diode durch einen Widerstand ersetzt, so ist die Basis nur über den Spannungsteiler R_3, R_2 an die 0,6V angeschlossen. Da R_2 recht groß dimensioniert ist, werden hier an der Basis noch immer ca. 0,5-0,55V anliegen. Der Transistor ist kurz vorm öffnen. Es fließt bereits ein Basisstrom und ein entsprechend verstärkter Kollektorstrom, der das Potential am Ausgang deutlich senken kann.

A	B	X
0	0	1
0	1	1
1	0	1
1	1	0

Auch für diese Schaltung kann nun eine Wahrheitstabelle aufgestellt werden. Es ergibt sich das umgekehrte Bild unserer DL-Schaltung, wir haben offensichtlich ein NAND gebastelt. Das ist ein wichtiger Schritt, denn im Gegensatz zum AND lassen sich mittels NAND-Verknüpfungen alle anderen logischen Funktionen darstellen.

Versuchsdurchführungen

Diodenlogik

Ein Diodengatter wurde nach Schaltbild 3 aufgebaut, wobei noch der Widerstand unter der Randbedingung eines maximalen Stroms von 1,5mA zu dimensionieren war. Da über den Widerstand maximal 4,4V abfallen können, errechnet sich der minimale Widerstand aus dem Ohm'schen Gesetz: $R_{\min} = \frac{U}{I} = \frac{4,4V}{1,5mA} \approx 3k\Omega$. Der Sicherheit halber (und in Ermangelung eines 3K-Widerstands) wurden noch 10% draufgeschlagen und ein 3,3kΩ-Widerstand verwendet. An die Eingänge wurden alle vier möglichen Kombinationen von Signalen gelegt und die Spannung am Ausgang gemessen.

A	B	X	pos. Logik	neg. Logik
5,1V	5,1V	5,08V	1	0
5,1V	0	0,64	0	1
0	5,1	0,64	0	1
0	0	0,61	0	1

Die letzten beiden Spalten zeigen den digital gelesenen Wert von X in positiver und negativer Logik. Es zeigt sich das erwartete: Sind beide Eingänge auf High, so ist dies auch der Ausgang; andernfalls liegt der Ausgang Low. Sind beide Dioden geöffnet, so können sie zusammen natürlich mehr Strom ziehen als eine alleine, so daß in diesem Fall das Ausgangspotential noch ein klein wenig sinkt.

Auch die digitale Tabelle ist nicht überraschend. In positiver Logik stellt die Schaltung eine AND-Verknüpfung, jedoch ein OR-Gatter der negativen Logik dar. In der negativen Logik ist zu beachten, daß auch die Eingänge die umgekehrten Signale verkörpern.

Wird ein Eingang geöffnet (d.h. weder Versorgungsspannung noch Masse angelegt), so verhält sich dieser Eingang wie eine '1', denn über diesen Eingang kann nun kein Strom mehr abfließen. Die Diode sperrt. Ein Signal am anderen Eingang wird (zumindest digital gesehen) unverändert an den Ausgang übertragen.

A	B	X
0	0	1,28V
0	5,08V	1,31V
5,08V	0	1,31V
5,08V	5,08V	5,08V

Zum Schluß wurden zwei gleiche Schaltungen in Reihe geschaltet. Die zwei Eingänge des ersten Gatters wurden beibehalten, der Ausgang wurde als ein Eingang an das nächste Gatter gelegt. Dessen zweiter Eingang wurde auf 'High' gelegt. Das digitale Ausgangssignal der ersten Schaltung sollte daher das Ausgangssignal des zweiten Gatters sein. Es ergaben sich die in der nebenstehenden Tabelle angegebenen Spannungswerte.

Wie befürchtet verschlechtert sich der Low-Pegel durch die Verkettung rapide.

Dioden-Transistor-Logik

Durch Einbauen eines Transistors wurde die bereits aufgebaute Schaltung zu einem DTL-Gatter (Grafik 4) erweitert. Der Kollektorwiderstand wurde wie R_1 mit 3,3kΩ, der BE-Widerstand zunächst mit 10kΩ dimensioniert.

Zunächst wurde die Schaltung durchgemessen, wobei sich die nebenstehenden Spannungswerte ergaben. Der Transistor bewirkt in dieser Schaltung einerseits eine Invertierung des Signals, andererseits werden auch die Spannungswerte verbessert, was sich in der nebenstehenden Wahrheitstabelle zeigt. Weiterhin ist das Ausgangssignal auch größtenteils unabhängig von den Eingangssignalen. Während eine Kaskadierung der DL-Gatter eine stetige Verschlechterung der Pegel mit sich brachte, sind die Werte hier unabhängig.

A	B	X
0	0	5,08V
0	5,08V	5,07V
5,08V	0	5,07V
0	0	0,024V

Um die Wirkung der Diode D_3 zu testen, wurde sie kurzzeitig durch zwei verschiedene Widerstände ersetzt. Bei Einsetzen eines Widerstandes von 1,2kΩ sank der High-Pegel auf 4,6V ab, wurde ein Widerstand von 510Ω verwendet, waren gar nur noch 4V am Ausgang zu messen. Die verschiedenen Werte rühren von den unterschiedlichen Spannungsverhältnissen am Spannungsteiler R_3, R_2 her; Begründung siehe Seite 5.

Um das zeitliche Verhalten der Schaltung zu testen wurde ein Oszillograph angeschlossen und die Schaltzeiten gemessen. Dabei beschränkten wir uns auf die Anstiegs- und Fallzeiten. Die Messung wurde mit drei verschiedenen Widerständen für R_2 durchgeführt.

R_2	Anstiegszeit	Fallzeit
68kΩ	2,4µs	0,94µs
10kΩ	1,85µs	1,4µs
1,2kΩ	1,2µs	4,2µs

Es zeigt sich, daß die Anstiegszeit bei größerem Widerstand R_2 steigt, wohingegen die Fallzeit fällt. Der Grund dafür ist im Ladungstransport an der Basis des Transistors zu suchen. Bei der ansteigenden Flanke des Ausgangs beginnt der Transistor zu schließen, d.h. eine Eingangsdiode hat geöffnet. Die Ladungsträger, die sich noch in der Basis befinden, können nicht über die bereits gesperrte Diode D_3 abfließen, sondern nur über den R_2. Je größer dieser ist, desto mehr Zeit nimmt dies natürlich in Anspruch und desto länger dauert es, bis der Transistor vollständig geschlossen ist.

Bei der abfallenden Flanke des Ausgangs beginnt der Transistor zu öffnen. Zu diesem Zeitpunkt müssen Ladungsträger in die Basis hineingeschaufelt werden. Das Anheben des Basispotential dauert jedoch länger, wenn man es den Ladungsträgern mit einem kleinen R_2 leicht macht, abzufließen.

Mittels einer Ersatzschaltung soll nun der Fan-Out der aufgebauten Schaltung bestimmt werden. Die Idee hierfür ergibt sich daraus, was ein nachgeschaltetes Gatter ändern würde. Liegt X auf '0', so würde die Diode eines nachgeschalteten Eingangs geöffnet sein und zusätzlichen Strom in den Kollektor einspeisen. Da der Transistor einen (normalerweise) kleinen differentiellen Innenwiderstand besitzt, wird dadurch das Kollektorpotential leicht angehoben. Durch etliche Hintereinanderschaltungen läßt sich das Potential soweit ändern, daß es den definierten Bereich der logischen '0' verläßt.

Die Ersatzschaltung besteht einfach darin, über einen Drehwiderstand einen zusätzlichen Strom direkt aus der Spannungsversorgung in den Kollektor einzuspeisen. In unserem Fall ließ sich das Poti bis auf 3,18kΩ herunterdrehen, bis die Kollektorspannung auf die definierte Grenze von 0,6V angehoben wurde. In diesem Zustand fließt durch den Widerstand ein Strom von $I = \frac{U}{R} = \frac{4,4V}{3,2k\Omega} \approx 1,38mA$.

Als letzte Größe fehlt nun noch der Strom, der von jeder einzelnen Schaltung eingespeist wird. Dieser liegt natürlich in der Größenordnung $I = \frac{U_V - 0,6V - U_X}{R_1} \approx \frac{4V}{3,3k\Omega} \approx 1,2mA$. Es ergibt sich der Fan-Out von 1 (da nur ein hintereinandergeschaltetes Gatter verkraftet wird), ein schrecklicher Wert, der nahelegt, daß irgend etwas falsch gelaufen ist. Eine gute Fehlermöglichkeit wäre es z.B., den Transistor falsch herum einzubauen (Kollektor und Emitter vertauscht). Es wäre nicht überraschend, wenn sich eine solche Schaltung in den Übersteuerungszuständen völlig normal verhält und hier diese Abweichung produziert.

Zu guter Letzt kommen wir noch einmal auf das Zeitverhalten der Schaltung zurück. Einerseits ist die Laufzeit des Impulses zu bestimmen, also die Zeitdifferenz zwischen der 50% am Eingang und der 50% am Ausgang (siehe Grafik 1). An der ansteigenden Flanke wurden 1,4µs, an der abfallenden 1,5µs gemessen, was gemittelt die Gatterlaufzeit $t_L = 1,45\mu s$ ergibt.

Interessant ist auch noch die minimale Überlappungszeit zweier Signale. Es müssen ja beide Eingänge auf '1' liegen, um den Ausgang auf '0' zu schalten. Je kleiner die Überlappungszeit, d.h. die Zeit, die beide Signale zusammen auf '1' liegen, desto weniger Zeit hat die Schaltung, den '0'-Zustand zu erreichen, bevor das "Kommando zurück" kommt. Die Messung wurde bei einer Eingangsfrequenz von ≈10kHz durchgeführt. Die minimale Überlappung war bei 1,4µs erreicht; bei dieser Überlappungszeit wurde noch gerade das '0'-Potential von 0,6V erreicht.